안녕하세요, 회로설계 멘토 삼코치 입니다:)
질문자분께서 삼성전자 MX사업부의 디지털 회로 설계 직무를 목표로 하시는 점은, 본인의 학부 과정에서 축적한 IP 설계 및 검증 중심의 실무형 프로젝트 경험과 잘 맞아떨어지는 결정이라고 판단됩니다. 다만, MX사업부는 SoC 설계를 직접 수행하는 DS(Device Solution)부문과는 달리, Application Processor(AP)나 주변 회로를 활용하여 모바일 제품의 기능 최적화와 상용화 중심에 포커스를 맞추고 있습니다. 따라서 디지털 회로 설계 직무 역시, 단순 IP RTL 구현보다는 전체 시스템 맥락에서의 인터페이스 설계, 저전력 최적화, mixed-signal environment에서의 타이밍 및 성능 조율 등, 시스템-레벨 최적화 능력이 핵심으로 요구됩니다.
MX 사업부 내 디지털 회로 설계 직무는 대체로 다음과 같은 세 가지 축으로 나뉩니다. 첫째는 인터페이스 회로 설계로, AP와 디스플레이, 카메라, 메모리 등의 서브 블록 간 연결을 위한 high-speed interface (예: MIPI, UFS, PCIe 등)의 회로 구현 및 최적화입니다. 이 경우 신호 무결성(Signal Integrity), 타이밍 제어, 데이터 전송 안정성을 확보하기 위한 RTL 설계 및 Timing Closure 경험이 중요합니다.
둘째는 PMIC, 터치, 센서 등의 peripheral에 탑재되는 low-power 디지털 컨트롤러 설계입니다. 이 영역은 일반적으로 면적, 전력, 수율 등을 동시에 만족해야 하므로, 고집적 저전력 회로 설계에 대한 감각이 요구됩니다. 질문자분이 ASIC 툴을 활용해 area, power, timing 측면을 고려한 설계를 해보셨다면 그 경험은 직접적으로 도움이 됩니다.
셋째는 System-level Verification 및 프로토타이핑입니다. 질문자분이 FPGA 기반으로 Controller 검증 프로젝트를 진행한 경험이 있다면, Pre-Silicon Validation 환경이나 Hardware Emulation 환경을 통한 기능 검증 업무에도 강점을 가질 수 있습니다. 특히, SoC 단에서 발생 가능한 multi-clock domain, asynchronous interface, bus protocol 체크 등에 대한 이해가 있다면 더욱 좋습니다.
자소서에서는 단순히 "Verilog로 IP를 설계했다"는 식의 언급보다는, 예를 들어 "AXI 인터페이스 기반의 DMA Controller를 RTL로 구현하고, Synopsys Design Compiler를 통해 Synthesis 후 STA를 진행, Xilinx FPGA에서 prototype을 통한 기능 검증 수행" 등 구체적인 기술 스택, 사용 툴, 설계 목표 및 검증 방법을 단계적으로 언급하시는 것이 좋습니다. 또, MX사업부에서 중요하게 여기는 power optimization 관점에서, dynamic power 절감을 위한 clock gating 혹은 area 절감을 위한 구조적 선택 사례 등을 언급하면 좋습니다.
마지막으로, MX사업부 특성상 모바일 제품의 생산주기가 짧고 사용자 중심의 안정성이 요구되므로, 기능 성능뿐 아니라 신뢰성 검증(flow coverage, assertion, formal verification 등)에 대한 관심도 표현하시면 설득력을 더할 수 있습니다.
더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :)
https://linktr.ee/circuit_mentor
채택된 답변
